Zipcores 浮点数学IP核产品介绍
发布时间：2021-08-19 08:46:00 阅读量：871
简介
ZipCore浮点数学IP核作为本机VHDL源代码提供，并与广泛的FPGA、SoC和ASIC技术兼容。浮点IP与标准IEEE 754算法兼容。浮点组合包括所有常见浮点操作的核心，包括乘、除、加/减、平方根和浮点格式之间的转换。所有IP都是完全管道化的，延迟非常低。浮点数学IP核是高速、高通量数学运算的理想选择。
特征
作为通用的、人类可读的VHDL源代码提供
技术独立，平台间完全可移植
适用于任何FPGA、任何SoC或任何定制ASIC解决方案
不受任何特定供应商或EDA工具的限制-对Xilinx Vivado®有效，正如它们对Intel Quartus®或Lattice Diamond®设计软件有效一样
应用
浮点管道和算术单元
浮点处理器
相关文章阅读
-
Zipcores 数字视频处理IP核
2023-06-13
-
SEARAN 无线扬声器软件
2023-05-25
-
SpotSee OpsWatch冲击和振动记录仪
2023-05-10
-
SEARAN 数据包软件
2023-04-13
-
亚德诺半导体 CN0537烟雾探测器参考设计
2022-06-06
-
Zipcores 数字信号处理（DSP）IP核
2022-06-14
-
SEARAN无线音频播放器
2022-07-25
-
英特尔 Quartus® II 设计软件
2021-08-27
热门分类
推荐产品
资讯排行榜
关注我们
购物指南
消费保障
关于我们
